Intel 18A最核心的变革在于用RibbonFET晶体管取代了沿用多年的FinFET结构。与采用垂直鳍片的传统设计不同，RibbonFET通过多个薄型水平纳米片，使控制栅极从四面包围沟道。这种几何结构提供了更严密的电气控制，有效减少了漏电流，并允许在更低的工作电压下运行，从而在晶体管开关过程中显著提升了效率。

相较于前代Intel 3工艺，这种结构转变带来了可量化的功耗优化。英特尔表示，从FinFET过渡到18A的RibbonFET，栅极长度大约缩短了5-10%，同时每个晶体管的功耗降低了20%以上。这一改进为在相同功耗和热限制下实现更高性能奠定了基础。

Intel 18A的另一项重大创新是PowerVia，这是业界首个在量产节点中实现的背面供电网络（BSPDN）。在传统芯片中，电源信号与数据信号共享晶圆正面的金属层，容易导致布线拥堵和电压损失（IR压降）。PowerVia通过将电源网络转移至晶圆背面，有效解耦了电源与信号布线，不仅缩短了晶体管与电源之间的距离、减少了电阻，还释放了正面的金属层用于高密度的数据互联，从而提升了时钟频率与信号完整性。

这一架构对未来工艺的持续微缩至关重要。尽管背面供电技术带来了相当大的制造复杂性和成本增加，例如更精细的间距和全新的金属层（BM0-BM5）引入，但它标志着行业采用BSPDN技术的重要里程碑。PowerVia与RibbonFET相辅相成，一个专注于晶体管的控制，另一个则为器件提供简洁高效的电源布线，共同构成了18A工艺高能效表现的基础。

在标准单元层面，Intel 18A通过设计技术协同优化（DTCO）实现了面积效率的提升。其高性能（HP）库的高度从Intel 3的240纳米降至180纳米，高密度（HD）库的高度则从210纳米降至160纳米。同时，得益于背面供电释放的布线压力，M0层的最小金属间距被设定为32纳米，在简化制造复杂度的同时，维持了高互连密度。

这些微缩与优化带来了显著的PPA（功耗、性能、面积）收益。英特尔表示，通过采用RibbonFET、缩小标准单元以及实施PowerVia来降低IR压降，18A工艺在与Intel 3相同工作频率下，晶体管密度提升了超过30%。以ARM核心子模块为基础的测试显示，在相同电压下，18A相比Intel 3频率可提升25%，或功耗降低36%。即便在0.75V的低压场景下，性能提升仍可达18%，功耗减少幅度高达38%。此外，金属电容和通孔电阻的改进使得工作频率在不增加功耗的情况下可提升超过15%。

为了实现上述性能，Intel 18A在金属互连堆栈上也进行了系统性重构。其采用最多22层金属互连结构，支持成本优化型、均衡型与高性能型三种配置。在前端微间距金属层，工艺从SAQP或SADP图形化技术转向直接打印EUV光刻，提高了版图效率和设计灵活性。在整体制造层面，M0至M4层采用EUV曝光工艺，使掩膜数量减少44%，有效降低了制程步骤与光刻成本。

在芯片组装层面，基于18A工艺的首款产品Panther Lake采用了Foveros封装技术。这种模块化结构通过2.5D版本的Foveros-S，将计算、图形和平台控制器等不同tiles连接成完整的SoC，允许每个tiles使用最合适的工艺节点，从而提高了生产的灵活性与良率。

综合来看，从晶体管架构、供电网络到金属互连系统，Intel 18A通过一系列设计变化，在性能、能效与制造难度之间寻找了新的平衡点，为高性能计算、AI推理以及低功耗设备等多种应用场景提供了更高效灵活的平台基础。

END

转载内容仅代表作者观点