CDU之所以至关重要，源于芯片结构已微小至纳米尺度。在3纳米这样的先进制程中，晶体管尺寸比病毒还小。此时，关键尺寸（CD）哪怕出现极小的波动，也会直接转化为芯片性能的漂移和良率的损失。

若关键尺寸不均匀，例如晶体管栅极宽度在晶圆上各处宽窄不一，将导致芯片内不同晶体管的开关速度不一致。一部分晶体管可能因尺寸偏小而漏电增加、电流变弱，影响整体运算速度；另一部分则可能因尺寸偏大而响应迟缓。这种性能上的离散会导致芯片时序错乱，无法协同工作，严重时甚至功能失效。在存储芯片（如DRAM）中，存储单元尺寸的波动会直接影响其电容存电能力，有的存电多，有的存电少，从而引发数据读写错误。因此，CDU控制不佳的直接后果是性能不稳定、良率下降以及生产成本的显著增加。有数据显示，在先进制程中，CDU每改善0.1纳米，可使芯片功耗降低5%至8%，同时性能提升3%至5%。可以说，CDU是连接工艺精度与芯片性能、可靠性的关键桥梁。

CDU并非单一维度的概念，根据波动发生的空间和时间范围，可系统性地分为五大类，其成因覆盖了从宏观批次到微观局域的整个制造链条。

首先，是批次间（Lot to lot）和批次内片间（Wafer to wafer）的均匀性问题。这主要反映了生产在时间序列上的稳定性。核心影响因素包括光刻机曝光能量的长期与短期波动。激光光源的老化、光路系统损耗会导致不同批次间曝光能量漂移；而激光脉冲能量的瞬时抖动、光学元件在高速运动中的微小形变则会引起同一批次内不同硅片间的能量差异。此外，作为工艺基底的硅片本身，其批次间或批次内的厚度偏差，会通过影响光刻机的对焦（离焦效应），间接导致关键尺寸的系统性偏移。负责光刻胶涂覆、烘烤和显影的Track设备，其稳定性也至关重要，例如曝光后烘烤（PEB）热板的温度若有片间波动，会直接改变光刻胶的化学反应进程，从而影响尺寸。

其次，是空间维度上的均匀性，包括整个硅片范围内（Across wafer / Interfield）、单个曝光场内（Within shot / Intra-field）以及局域性（Local）的CD波动。硅片范围的均匀性描述了从晶圆中心到边缘的尺寸差异。这主要受到光刻机照明系统在硅片表面能量分布是否均匀、Track设备热板在硅片内的温度梯度、显影液喷淋均匀性，以及硅片表面薄膜（如抗反射层）厚度一致性等因素的影响。硅片表面的微观起伏和光刻机对焦系统的精度，也会导致不同区域的对焦状态不同，进而引起尺寸变化。

单个曝光场内的均匀性要求最为严苛，它关注的是光刻机一次曝光所“打印”区域内部的精度。这深度依赖于光刻机自身的性能：照明系统在狭缝（Slit）上的光强分布均匀性、扫描曝光时掩膜版与硅片运动的速度同步精度、以及投影透镜的像差等。此外，作为图形源头的掩膜版（Reticle），其自身图形的CD均匀性会直接复制到硅片上，而掩膜版误差因子（MEF）的存在，在先进工艺中会将掩膜版的微小尺寸误差放大数倍，成为Intra-field CDU的主要挑战之一。

最后，局域性均匀性指向微观尺度（小于1微米见方）的随机波动，这已是当前进入个位数纳米制程后的前沿难题。其根源更趋复杂，包括光学投影中难以完全消除的系统杂光、激光相干性导致的散斑效应、硅片表面纳米级的微观不平坦（如前道工艺残留的缺陷），以及光刻胶内部化学放大反应过程中，酸扩散的随机不均匀性（化学杂光）。这些因素共同作用，使得在极微小的局部区域内，曝光剂量和化学反应过程存在无法预测的涨落，从而造成CD的微观离散。

面对多维度的CDU挑战，半导体制造业通过工艺、设备和监控系统的协同优化进行应对。在工艺端，核心是优化光刻与蚀刻步骤。在光刻环节，通过精确调整曝光机的剂量和焦距参数，采用多重曝光技术来分摊图形化压力，并使用光学邻近效应修正（OPC）等技术来补偿图形失真。在蚀刻环节，则通过优化蚀刻机的等离子体参数、采用如原子层蚀刻（ALE）这类更精密的刻蚀技术，来确保图形从光刻胶转移到硅片时尺寸的均匀性。

在设备与材料端，不断提升光刻机、Track设备的精度和稳定性是基础。例如，要求光刻机具备极高的照明均匀性、扫描同步稳定性和对焦精度；要求Track设备实现硅片级和批次级的热处理、涂胶、显影的高度一致性。同时，开发低MEF的光刻胶、高均匀性的掩膜版和均匀性极佳的抗反射层等材料，也是从源头改善CDU的关键。