从图片可以清楚看到，先进封装的基板尺寸正在快速膨胀。这背后是AI芯片对算力和带宽的无尽渴求。图(a)是比较“传统”的配置：一颗逻辑芯片加上四颗HBM（高带宽内存），通过中介层连接，再整体贴在积层基板上。这是两年前高端GPU的典型方案，基板尺寸还算适中。图(b)开始明显变大：逻辑芯片不变，但HBM增加到六颗。更多内存意味着更大的数据带宽，但也意味着基板面积要扩大，因为HBM必须紧贴着逻辑芯片放置，信号路径越短越好。图(c)则是面向未来的方案：一颗大逻辑芯片被拆成了多个小芯片（Chiplet），HBM增加到八颗。基板面积进一步膨胀。为什么用Chiplet？因为单颗大芯片良率低、成本高，拆成小芯片后每颗尺寸变小，良率提升，而且不同小芯片可以用不同工艺制造——计算核心用最先进工艺，IO和控制用成熟工艺，性价比更高。但Chiplet方案也带来了挑战：多颗Chiplet之间需要高带宽、低延迟互连，这对封装基板的布线密度和尺寸提出了更高要求。基板变大后，翘曲控制、材料热匹配、散热等问题都变得更加棘手。为什么基板非得做这么大？因为HBM和逻辑芯片之间的物理距离越近，带宽越高，延迟越低。在AI训练场景下，内存带宽往往是瓶颈，设计师宁愿牺牲封装面积也要塞下更多HBM。这张图清晰地展示了封装技术的演进方向——从单芯片加少量内存，到多芯片加海量内存，基板面积从几十毫米见方，正在迈向100毫米甚至更大的级别。
END
转载内容仅代表作者观点
