欢迎访问SMT设备行业平台！
传统WLP：I/O触点只能分布在芯片自身的“面部区域”（Fan-in，扇入），当芯片面积小、引脚数少时够用。
扇出型WLP：通过将芯片嵌入到一种特殊的环氧树脂模塑料（EMC）中，形成一个“重构晶圆”。在这个更大的“假”晶圆上，可以重新布线（RDL），将I/O触点扩展到芯片边界之外，从而在单位面积内实现更多的引脚数量、更优的电气性能和散热。
想象一个比喻：
芯片 = 一间核心的小房间（有源区域）。
芯片上的焊盘 = 小房间墙上固定位置的电源和网线接口。
我需要很多插线板 = 最终产品需要大量外部连接的焊球。
传统方式（扇入型）：
只能在小房间内部的地板上放插线板。房间大小固定，要放的插线板越多，每个就必须越小、越挤，安装难度极大。
扇出型方式：
扩建：先把小房间放在一个空旷场地上，然后用快速凝固的泡沫（模塑料）把小房间和它周围的一大片空地浇注成一个坚固的大平台。现在你的可用面积变大了。
重新布线：从原来小房间墙上的接口出发，在新建的大平台表面铺设电线（重布线层 RDL）。这些电线可以自由地走到平台上的任何地方。
安装插座：在电线规划的终点位置，安装标准的、间距舒适的插线板（焊球）。这些位置很多都位于原本空无一物的平台区域（扇出区）。
就这样，通过“扩建平台”，成功地在不增加核心房间面积的情况下，获得了大量的、易于布置的外部连接点。
主流有两种工艺： 1，芯片先置 流程：先将已知合格芯片（KGD）通过临时键合胶放置在载板上，确保芯片位置精确。然后进行模塑（EMC灌封），形成重构晶圆。接着去除载板，在重构晶圆上进行布线、植球等后续工序。 特点：工艺控制精确，适用于高密度、多芯片集成的场景。主流技术如台积电的 InFO 即采用此路线。 2，芯片后置 流程：先在载板上制作一整片模塑料层，然后在模塑料上蚀刻出凹槽。再将芯片放入凹槽中，进行填充和表面平整化。最后进行布线。 特点：更适合单芯片、标准化程度较高的产品，初期成本可能较低。 1，芯片间距 定义：嵌入在模塑料（EMC）中的相邻芯片之间的最小距离。 规则值：通常在100µm 到 300µm 之间。 考虑因素： 防止模塑时芯片移位和碰撞。 为芯片间的应力释放提供缓冲区（不同材料CTE不匹配）。 影响重构晶圆的翘曲控制。间距过小会增加工艺难度和翘曲风险。 2，芯片到重构晶圆边缘距离 定义：芯片到重构晶圆最外侧的最小距离。 规则值：通常 > 1-2mm。 考虑因素：此区域在加工（如研磨、传输）中易产生应力集中和边缘缺陷，需要预留足够的“缓冲区”以保证良率。 3，再布线层（RDL）规则 线宽/线距：目前主流技术节点在 2µm/2µm 至 10µm/10µm 之间。高密度扇出已进入 <2µm/2µm 甚至亚微米级别，向半导体前道工艺看齐。 金属厚度：通常为 2µm 到 5µm，以实现低电阻和高电流承载能力。 最小通孔尺寸：与线宽/线距相匹配，通常略大于线宽。 设计-工艺协同优化：设计时必须考虑光刻、电镀和蚀刻的工艺能力，如线宽的均匀性、侧壁角度等。 4，焊球/凸块规则 节距：扇出区域的焊球节距通常为 0.35mm, 0.4mm, 0.5mm。核心扇入区域（芯片正上方）的节距可以更小。 尺寸：焊球直径需与节距匹配，确保足够的立碑高度和可靠性。例如，0.4mm节距对应焊球直径约0.25mm。 布局：必须遵循特定的网格阵列（如全阵列或部分阵列）规则，并考虑板级组装时的要求和可靠性。
