HARP工艺介绍- SMT行业之家-优秀的源头厂家交易网

HARP工艺介绍

昨天 17:00 浏览：172 作者：小萍子

本文将介绍HARP（High Aspect Ratio Process）工艺。

HARP即High Aspect Ratio Process，是一套面向高深宽比间隙填充的氧化硅沉积工艺，属于应用材料在Producer平台上开发的SACVD氧化硅间隙填充方案。其核心反应体系为TEOS与O₃，采用无等离子体、热驱动的反应路线，目标是在高深宽比沟槽或孔洞中实现无空洞填充。与普通SACVD相比，HARP的关键不在于单一沉积条件，而在于通过多段阶梯式O₃/TEOS配比组织填充过程，使薄膜从沟槽底部优先向上生长，从而缓解传统CVD/PECVD中侧壁优先沉积、顶部快速封口并形成锁眼空洞的问题。

填充机理与工艺窗口

HARP的填充过程通常分为三个阶段。成核段采用极高O₃/TEOS配比，TEOS供给较低，反应物种迁移能力较强，优先到达沟槽底部，形成连续、均匀的薄氧化硅成核层，并抑制侧壁快速增厚。主体填充段维持中等偏高O₃/TEOS比例，保持良好台阶覆盖，使沟槽从底部向上缓慢填充，同时保持顶部开口不闭合。增厚段降低O₃/TEOS比例并提高TEOS流量，提高整体沉积速率，完成填满与表层加厚。该策略可稳定实现AR>10:1的无空洞填充，填充能力优于早期HDP-CVD。工艺窗口方面，HARP在亚常压条件下进行，STI填充温度约540℃，PMD金属前介质约400—430℃，以避开NiSi硅化物退化；全程热驱动，不依赖等离子体轰击。

应用场景与典型流程

HARP最主流的应用是STI浅沟槽隔离填充，覆盖65/45/28nm逻辑节点与DRAM，并替代HDP-CVD，在FinFET制程中广泛用作沟槽隔离介质。另一类应用是PMD/ILD，即晶体管与第一层金属之间的绝缘介质，用于填充接触孔周边间隙。STI阶段热预算相对宽松，而PMD/ILD阶段下方已有温度敏感结构，工艺窗口更窄；ILD HARP通常不像STI HARP那样需要专门的Steam Anneal。

以逻辑55nm/40nm STI为例，典型流程包括：Si衬底光刻与干法刻蚀形成STI沟槽；沟槽内壁生长ISSG原位水汽生成linear oxide衬垫层；HARP CVD沉积氧化硅填满沟槽并覆盖晶圆表面；蒸汽退火致密薄膜并消除沟槽中心微缝；CMP去除表面氧化硅并停在SiN硬掩模；STI POST CMP Anneal；湿法去除SiN硬掩模，完成STI。除STI与ILD外，HARP也可用于3D封装与TSV中的绝缘层沉积，并与CoWoS等高带宽内存集成方向相关。

优势、局限与工程延伸

HARP的优势包括：无等离子体损伤，不存在离子轰击，不易损伤硅衬底、栅介质和硅化物，适合45nm及以下先进逻辑与DRAM；高深宽比填充能力较强，可填充AR>10:1沟槽；不腐蚀STI氮化硅衬层，兼容多种衬层材料；相比HDP-CVD，耗材成本更低。

其局限也很明确：原生沉积薄膜致密度偏低、有一定吸湿性，STI HARP必须配套后续高温水汽退火以提高致密性并消除微缝；沉积温度整体高于FCVD，热预算约束更强；填充极限弱于FCVD，FCVD可做到AR>20~30:1。

工程上，Seam微缝源于填充过程中两侧薄膜在沟槽中心汇合形成界面，解决思路是优化三段式O₃/TEOS曲线并充分蒸汽退火；薄膜吸水和湿法腐蚀速率偏高则与as-deposited HARP疏松有关，依赖退火致密化。沟槽形貌方面，小角度V型沟槽最有利，垂直U型沟槽容易出现锁眼空洞，局部再入或缺口也会形成捕获空洞。eHARP作为改良版本，通过优化气体脉冲与热处理方案进一步降低沟槽内部seam缺陷，用于28nm/14nm更高要求STI。与HDP相比，HDP在深宽比>5:1时易产生孔洞；与PECVD相比，HARP不依赖等离子体轰击，但沉积速率较低。后续改进还可围绕缺陷控制、与2.5D/3D先进封装整合以及新型前驱物和复合膜层展开。

END

转载内容仅代表作者观点